Alternativa C - PORT MAP
Introdução ao VHDL e Componentes
Em VHDL (VHSIC Hardware Description Language), a reutilização de circuitos é feita através de componentes. O processo de utilizar um componente dentro de uma arquitetura envolve duas etapas distintas: declaração e instanciamento.
O enunciado descreve exatamente essa segunda etapa: após declarar o componente, precisamos chamá-lo e conectar suas portas aos sinais da arquitetura principal.
Desenvolvimento Técnico
Para entender qual é o comando correto, vamos analisar o fluxo de trabalho padrão em VHDL:
- Declaração do Componente: Antes do bloco
BEGIN, usamos a palavra-chave COMPONENT para dizer à linguagem que esse módulo existe e quais são suas portas de entrada/saída. - Instanciação do Componente: Após o
BEGIN, criamos uma instância física do componente dentro do circuito. - Mapeamento de Portas: É neste momento que definimos qual sinal externo está conectado a qual porta do componente.
A sintaxe para conectar as portas segue a estrutura abaixo:
nome_da_instancia : nome_do_componente
PORT MAP (
porta_de_entrada => sinal_conectado,
porta_de_saida => outro_sinal
);
A cláusula PORT MAP é fundamentalmente responsável pelo "mapeamento" dos sinais físicos (da entidade pai) para as portas lógicas do componente filho.
Análise das Alternativas
| Alternativa | Função Principal | Por que está incorreta? |
|---|
| A) COMPONENT | Declara a existência do componente | Serve apenas para definição na parte declarativa, não para conexão na parte operacional. |
| B) PORT | Define os terminais de entrada/saída | Usado dentro da ENTITY ou da declaração COMPONENT, não na instância. |
| C) PORT MAP | Conecta as portas do componente aos sinais | Correto. Estabelece a ligação entre a interface do componente e a arquitetura. |
| D) FUNCTION | Define subprogramas para lógica | Não possui relação direta com instanciamento de hardware estrutural. |
| E) SIGNAL | Declara variáveis internas de dados | Define o tipo de dado, não realiza conexões entre módulos. |
Conclusão
O comando que efetua a conexão entre as portas da entidade de projeto (arquitectura superior) com as portas da entidade do componente (instância) é o PORT MAP.
Portanto, a alternativa correta é a C.